

应用手册 2025-03

V01 2025-03

AKS SJ 应用手册

目录

- 1. 器件特点和通用应用建议.....2
- 2. SJ 驱动.....3
 - 2.1 驱动布线.....3
 - 2.2 串扰.....3
- 3. Vds Vgs 震荡和应力调试.....4
- 4. SJ 并联应用.....5
 - 4.1 静态均流.....5
 - 4.2 动态均流.....5


1. 器件特点和通用应用建议

产品特点	应用特点	应用注意事项
>50V 时，Cgd 很小	关断高 dv/dt，容易高 Vds 应力和米勒震荡	主回路低寄生电感，抑制电压尖峰过冲。 或 DS 增加 RC 吸收
体二极管 Irrm 高，并且反向恢复后沿 (Tb) 很短	硬开时反向恢复后剧烈米勒震荡，反向恢复管高 dv/dt 应力	不宜高驱动电压和很小的 Rg (on)，降低打开速度。
高速开关，同时 Cgd 小，大多数非开尔文驱动	非常容易震荡甚至产生谐振 器件并联容易谐振	禁止 GS 直接并联电容，如需并联电容，必须用 RC 组合（电阻串联电容）。并且此处 R 往往较大（10 欧以上）。 建议栅极加磁珠抑制震荡，尤其并联应用磁珠作用很大

2. SJ 驱动


2.1 驱动布线

1. 驱动回路面积尽量小，驱动芯片尽量靠近 MOS。
2. 驱动连接到源极 S 引脚布线和源极的 I_{ds} 电流（右下图蓝色线）不共用电流回路或少共用电流回路。



2.2 串扰

在半桥类硬开关应用中，尤其是 0 压关断的应用，经常会伴随串扰误导通问题。即上管打开时，下管的 V_{ds} 会突然上升，从而因米勒电荷 Q_{gd} 充电，带动 V_{gs} 突然上升，超过 V_{th} 时 MOS 就会逐渐打开。为了抑制 V_{gs} 上升高度，建议如图 GS 外部并联 RC，其中 C 值往往为 C_{iss} 电容值 1-2 倍。R 值为 >10 欧。因小电阻极易引起 MOS 开关谐振。为了抑制



3. Vds Vgs 震荡和应力调试

常见 Vds 震荡是由大 di/dt 引起，它是主电流回路 PCB 走线和器件引脚寄生电感组合的 L 和 PCB 走线寄生电容及器件 C_{oss} 间的谐振，正常震荡波形是阻尼正弦波。所以减小 Vds 震荡往往通过减小 di/dt ，包括体二极管反向恢复后沿 di/dt 和 MOS 自身关断 di/dt ，即降低 MOS 开关速度，加大 R_g 或者 GS 间并联的电容（含 RC 串联）。

减小主回路布线寄生电感则可以大幅度降低谐振能量，有效抑制震荡时波幅。

还有一种震荡为沟道打开或关闭过程中震荡，表现为 Vgs 也一起震荡，这种也是典型米勒震荡。严重情况会产生剧烈谐振，过高 dv/dt ，导致 MOS（触发内部 BJT 误导通）失效。这种情况往往是驱动回路产生了谐振，尤其是 GS 外部直接并联了电容。栅极串联磁珠可以有效抑制驱动回路谐振。

4. SJ 并联应用

4.1 静态均流

由器件本身 R_{on} 和 V_f 决定，正温度系数器件对静态均流有帮助。为了防止并联器件静态均流差异扩大，建议并联器件共用同一散热器（这样并联器件的结温差异会较小），以防不同散热器因位置不同（风道不同）产生散热性能差异较大，让器件结温差异较大，从而产生更大静态均流差异。

4.2 动态均流

动态均流差异由器件参数差异，主要是 V_{th} , R_g , C_{iss} 影响。更由门极驱动回路差异，并联 MOS 主回路布线电感差异，尤其是源极布线电感差异决定。并联应用中确保从每个单管的功率源极到电流汇总节点的寄生电感相等（即下图 L_{s1} 和 L_{s2} 相等）。否则会在功率源极和驱动回路间形成环流（器件栅极电容和驱动回路寄生电感形成 CLLC）。导致并联管的栅极震荡。源极驱动回路增加电阻（下图 R_3 和 R_4 ）能减小并联管之间环流。

